DVI数字视频接口的硬件设计.pdf

第29卷 第4期 2006年12月 电 子 器 件 Chinese Journal OfElectron Devices Vol.29 No.4 Dec.2006 H ardware Design of Digital Visual Interface XU X u2zhi1 ,2 , FEN G Yong2mao1 ,2 , C H EN Yu3, DIN G Tie2f u1 1. Changchun Institute of Optics , Fine Mechanics and Physics , Chinese Academy of Sciences , Changchun130031, China; 2. Graduate School of the Chinese Academy of Sciences , Beijing100039, China; 3. College of Electronic Science and Engineering , Jilin University , Changchun130023, China Abstract The main goal of this paper is to deal with many problems with the hardware design of the DVI. Firstly , the basic principle and electrical specification of hardware design of DVI are introduced to under2 stand the Digital Visual Interface. Furthermore , the synchronization of clock and the recovering of data and control signals of the TMDSfor display are analyzed. Then , the of getting TMDS signals from a computer display adapter , which was compatible with the DDC2B , and some useful parameters were pro2 vided. It is further shown that the employ of DVI in the full color LED displays is available. The hardware design of DVI is a representative design of high speed mixture circuit. So , many useful experience and cal2 culation ulas related with the signal integrity were discussed. In addition , the validation of them in the DVI hardware design is also well explained. This paper suggests some useful and substantial principles and parameters for the hardware design of DVI and provides important references to the data transmission in digital display fields. Key words DVI;TMDS;signal Integrity ;digital video EEACC 6140 DVI数字视频接口的硬件设计 徐秀知1 , 2,冯永茂1 , 2,陈 宇3,丁铁夫1 1.中国科学院长春光学精密机械与物理研究所,长春130031 ; 2.中国科学院研究生院,北京100039 ; 3.吉林大学电子科学与工程学院,吉林130023 收稿日期2005212206 基金项目国家科技创新基金资助02026211210540 作者简介徐秀知19782 , 女,博士生,研究方向为平板显示图像处理技术,xuxiuzhi eyou. com ;fxuxiuzhi 126. com 摘 要从阐述DVI接口的电气原理入手,分析了TMDS链路时钟同步与数据恢复的基本原理。以DVI接口中TMDS解 码芯片与编码芯片工程应用的硬件设计为主要内容,就DVI接口在全彩色L ED显示屏中的典型应用提供了实用的设计参 数。从整体上,就DVI高速模拟数字混合硬件设计中的难点和关键技术进行了详尽解释,从信号完整性角度给出了在PCB 设计阶段的经验法则和布线参数计算公式 关键词DVI;TMDS;信号完整性;数字视频 中图分类号TN941 文献标识码A 文章编号10052949020060421280204 DVI接口的开发与应用涉及到大量高速模拟、 数字混合电路设计的经验与知识。对DVI接口进 行灵活设计与应用的前提是理解TMDS的电气原 理、 链路层时钟同步、 数据编码与解码的机制。DVI 接口性能强劲,在数字视频领域的应用越来越广泛。 作为计算机显示系统的一个部件,要彻底把握这一 技术,涉及到大量的计算机软硬件技术标准。但若 仅从视频接口看,作为显示设备的底层设计,DVI 接口更多地涉及硬件技术。本文阐述了DVI接口 设计的精要,分析了DVI硬件开发的关键技术。 1 DVI接口的硬件原理 DVI接口是Intel等公司组成的数字显示工作 组DDWG,Digital Display Working Group提出的 新一代高性能数字视频显示接口技术[1 , 2]。采用数 据直流平衡编码技术,将低频率的参考时钟与高编 码率的数据流同步传输,通过不同的编码码组将显 示数据与控制数据分时传输,通过特殊码型组合同 步数据、 恢复像素时钟、 分离显示同步控制信号。 1. 1 TMDS的电气原理与基本指标 DVI接口采用类似于LVDS低压差分的电路 结构,称为最小变换差分信号 TMDS Transition Minimized Differential Signaling ,将编码数据与参 考时钟以差分电流信号方式高速传输,在接收端通 过终端匹配电阻建立差分电压信号。其原理结构如 图1所示。 图1 TMDS差分信号电路示意图 两个互补的高速开关共用一个电流源,在编码 数据流的控制下导通与截止。TMDS物理层为DC 耦合,通过高速脉冲电流的通断在正负两相终端电 阻之间建立信号电压。传输介质的单端特性阻抗要 求为50Ω,信号电缆的最大长度为10 m。发送器的 输出摆幅大于等于400 mV ,信号20 ～80 的变 化时间要在75 ps与0. 4 Tbit之间。 TMDS的基本链路结构如图2所示。它由三 图2 TMDS基本链路结构 基色数据通道和参考时钟通道构成,两个TMDS链 路共用参考时钟。一般数据通道0到2及参考时钟 成为链路1 ,参考时钟及数据通道3到5成为链路 2。根据当前版本的DVI标准,参考时钟通道的最 高频率为165 MHz ,单TMDS链路即数据通道0、 1、2和参考时钟可以支持到1 9201 080 60 Hz ,双链路可以支持到2 0481536 75 Hz以上 的显示格式。可见,单TMDS链路几乎就可以满足 目前市场上所有的主流显示设备。 1. 2 TMDS的时钟同步与数据编解码 DVI接口的先进性体现在它可以将海量的显 示信息实时传送到显示设备,TMDS先进的编解码 算法是其强大能力得以实现的根本。在DVI的 TMDS编解码过程中有一个重要的控制信号DE。 DE信号由图形控制芯片提供,并由接收芯片恢复, 无须用户干预。[DE] 1表示当前进行编码或解 码输出的数据为像素数据,[DE] 0表示当前像素 数据无效,而相应数据通道的控制数据有效。由编 码器输出的是串行的10 bit码元,并且最低有效位 先送出。对于显示技术至关重要的行同步、 场同步 信号被作为控制信号在链路0的蓝基色通道编码、 发送,其他基色通道的控制信号及链路1的三个数 据通道的控制信号均被用作保留信号,一般推荐接 逻辑0。 在TMDS编码器输出的10 bit编码中,代表像 素数据的编码包含了5次或5次以下的变化信息, 而代表控制信号的编码包含了7次以上的变换信 息。这些含有高变化信息的编码在显示的消隐时期 内[DE] 0被送出。解码器可以唯一确定地识 别这些高变换码,从而使得PLL可以利用这些确定 的信号作为时钟相位校正的参考信号[122]。 在整个TMDS链路中存在着四个相互关联的 时钟信号,它们分别是像素时钟,编码时钟或码元 时钟 , 参考时钟,采样时钟。这四个时钟信号经由 PLL电路和相应的驱动电路进行连接,其结构示意 图和频率关系如图3所示。TMDS链路在驱动器 图3 TMDS链路的时钟信号分配 和接收器中共用参考时钟,TMDS参考时钟直接取 1821 第4期徐秀知,冯永茂等DVI数字视频接口的硬件设计 自于图形控制芯片提供的像素时钟。发送器和接收 器采用了性能参数相同的PLL电路,将生成的编码 时钟和采样时钟的相位直接锁定到像素时钟Pixel clock上。这样一来,虽然像素时钟存在抖动 ,但编 码器、 采样器将获得几乎相同且稳定的时钟与码元 数据之间的相对相位差。在接收端,将采样时钟分 成多个相位对输入的码元信号进行过采样,就可以 准确地恢复像素数据与显示同步控制信号。 2 DVI硬件设计与应用 目前,DVI接口的典型应用有两大类。其一, 用来进行数字视频采集,信号源是PC机,节目源丰 富且制作灵活,应用非常广泛,现在几乎所有的数字 显示终端设备中都包含有DVI接收单元电路;第二 类应用是进行数字视频信号编码与发送,主要用在 计算机显示适配器板卡设计上。 2. 1 DVI与DDC2B DVI接口要求接收设备符合VESA的DDC2B 或更高版本的通讯协议[123 ]。DDC2B构建在I2C总 线上,用来读取接收板上存储着接收电路所能支持 的显示格式等信息的EDID数据[3]。存储EDID数 据的EEPROM一般选用256 byte的A T24C02 ,并 将其地址设置为A0H。其中EDID数据结构的版 本要在1. 2或更高版本。系统在决定向DVI接口 提供数字视频信号之前,首先要通过DDC2B信号 线读取其EDID数据。只有其设定地址和数据内容 无误时,用户才能获得计算机显示适配器提供的 TMDS信号,否则,用户无法在计算机显示设置中 启动DVI接口信号。设置正确的EDID数据,并保 证DDC2B信号的畅通是打通DVI接口接收电路设 计的第一道关卡。 2. 2 DVI的典型应用与芯片现状 作为一个典型的应用,DVI接口在全彩色LED 显示屏中的设计如图4所示。图中所用TFP401A 是TI公司提供的一款性价比很高的接收芯片,可 以支持到单TMDS链路的165 MHz参考时钟[324]。 在其内部集成了经激光调整的高速差分电缆终端匹 配电阻,无须用户设置,保证了设计的稳定性。用户 只需简单设置其外部引脚就可以使其工作在不同输 出模式。对于需要进行分区扫描显示的L ED显示 屏而言,一般只需接收芯片提供的Vsync场同步、 DE和Pclk像素时钟作为采集视频数据的控制信 号。根据Vsync来界定一场图像的起始点,根据DE 来确定每行数据的起始点,在每一个[DE] 1时间 段内包含了列向分辨率个像素时钟周期,例如用户 计算机设置为1 024768 ,则在[DE] 1时,器件 必恰好包含1 024个Pclk周期。在L ED显示屏内 一般由FPGA或ASIC芯片来完成整个显示区域的 扫描控制,其内部构成及外围电路结构如图4所示。 图4 典型DVI设计在L ED显示屏中的应用 对于DVI接口在数字视频信号编码与发送方 面的应用,目前绝大多数的显示适配器芯片都集成 了TMDS发送器,所以专用的发送芯片一般用于提 升TMDS发送器的性能,或者是用户自行设计的视 频处理系统的TMDS输出。对于TMDS发送设计 除了要注意控制时序之外,需要指出的是在TMDS 发送方不能从倍频后的编码时钟中人工分频生成链 路时钟。虽然这样在发送方参考时钟和链路码元数 据之间的相位被人工校正了,然而在接收方由于 PLL电路的延时效应,将使链路时钟的抖动滞后于 码元数据的抖动,最终造成采样时钟的抖动和码元 数据的抖动不同步,整个数据传输过程的误码率就 很难保证了。 目前市场上使用最多的是TI公司和Silicon Image公司提供的DVI接口收发芯片。这类芯片 的功能单一,几乎不用进行复杂的配置就可以实现 相应的功能。TI提供了相对更加丰富、 且使用更方 便的接收芯片,例如, TFP101、TFP401等系列芯片 无需用户设置高速差分信号的匹配电阻[ 2 ,425 ]。另 外,提供的TMDS发送芯片TFP410配置、 使用亦 非常简单[ 6 ]。Silicon Image提供了更加丰富的发 送、 接收芯片,并有一些芯片兼容了HDTV数据传 输标准,其中的Sil1171、Sil1172可以提供225MHz 的单链路通讯能力[7]。 由于专用芯片已经集成了所有功能,用户可干 预的工作相对较少。DVI接口电路的调试相对比 较简单。对于接收芯片,可通过观察器输出的DE、 场同步、 行同步还有像素时钟的频率、 相位是否正确 来初步判断芯片的工作情况,一般只要同步信号正 常恢复了,接收芯片就已经正常工作了。异常情况 多是由于PCB设计不符合要求造成的[527]。对于发 送芯片的调试,可以将其编码输出的信号接入到正 2821 电 子 器 件第29卷 常工作的接收电路中,通过测量发送器的输入信号 是否与解码器的输出相同且存在一个稳定的相位差 来判断其工作是否正常。 3 DVI硬件设计的经验法则与PCB 参数计算 DVI接口收发芯片已将复杂的编解码算法集 成到芯片内部[427],用户所要进行的仅仅是简单的配 置与合理的应用。由于TMDS的编码时钟是参考 时钟的10倍频率,在目前17 LCD显示器所标称 的1 2801 024 60 Hz的显示格式下,其参考时 钟为108 MHz ,编码时钟为1 080 MHz ,其编码码元 的理论宽度仅仅为0.93 ns ,按照前面所介绍的发送器 的电气要求,码元的最大变化时间应在0.93/ 4 0.23 ns之内。所以,DVI的硬件设计的难点在于PCB板 级设计,而不仅仅是看懂芯片的数据资料。 3. 1 合理的电源分配,杜绝轨道塌陷 TMDS编解码芯片工作在很高的频率上,当通 过电源和地线路径上的电流由于逻辑反转发生突变 时,会在供电回路所固有的阻抗上产生一个压降,导 致供给芯片的有效电压减小,这种现象称为轨道塌 陷rail collapse [8] 。轨道塌陷会引起地弹噪声,当 这些噪声叠加在一起超过芯片引脚噪声容限时,就 会发生信号采样错误,并产生错误的输出数据[829]。 根据工程试验,在设计所用芯片的参考时钟低 于86 MHz时,精心设计的双层PCB也可以使芯片 稳定可靠地工作。当采用更高频率等级的芯片时应 使用四层或四层以上的PCB设计。否则芯片将会 在某些显示格式下不能正常工作,表现为接收芯片 的同步信号输出紊乱。 应高度重视的供电回路是芯片的模拟供电和锁 相环回路的供电,这两部分电路均工作在最高频率 上,且对电路噪声很敏感。对于双层板设计应保证 30 mil布线宽度。每组电源地线引脚之间要有0. 01μF和0. 1μF组合的退耦电容,并要尽量靠近引 脚放置。保证两路电源各有一个不小于22μF的退 耦电容[10]。 无论是双层还多层PCB设计,都推荐采用图5 所示的供电设计。磁珠器件既可以提供很低的直流 阻抗,保证芯片的良好供电,又可以阻断高频干扰噪 声。在对噪声比较敏感的回路采用π型滤波设计。 对于纯数字部分,采用一级磁珠隔离既可以取得良 好效果。 图5 高速混合设计的供电回路 3. 2 高速差分布线的计算与2S原则 由于TMDS信号的变化沿非常快,很容易因为 传输介质的阻抗不连续引起信号反射,造成误码率 上升。为保证快速变化的信号沿,必须要求传输介 质具有足够的带宽。 在实际应用中,设计人员要解决的是从收发芯 片到DVI接口插座的传输线设计。应尽量缩短芯 片与插座之间的距离,并严格控制差分传输线的特 性阻抗。常用的微带型差分线结构如图6所示, 图6 微带型差分传输线 相应的特性阻抗计算公式为1和2 [9210] 。 Zdiff≈2Z01-0.48e -0.96 s h Ω1 其中 Z0 60 0.457εr0.67ln 4h 0.670.8W t Ω2 另外一种为带状差分传输线,如图7。 图7 带状差分传输线 其阻抗计算式为3和4 Zdiff≈2Z01-0.374e 0.29 s b Ω3 其中 Z0 60 εr ln 4b 0.67π0.8W t Ω4 由于TMDS发送器输出信号的变化沿可以达 到75 ps且最小码元宽度接近0. 6 ns ,所以不仅要 严格控制TMDS的差分对中正负两条信号线的等 长,而且要使得不同差分对的长度也要尽量相等。 下转第1287页 3821 第4期徐秀知,冯永茂等DVI数字视频接口的硬件设计 信息,在实际测试中很多情况只能用实验手段进行 相应的模拟,如自动门的开关、 报警系统等用LED 发光管来模拟。用若干电子标签分别模拟不同的情 况来进行测试,系统基本可以完成预想的功能。但 是整个系统还有可以改进的地方,首先读卡器的识 别距离 10 cm ,可以在发射端设计功放电路以提高 识别距离,使系统工作更加方便;其次通过软件设计 还可以实现远程开门,规定默认的门禁系统节假日、 工作和非工作时段的进入许可,提高系统的智能性 和安全性。 5 结论 以射频发射/接收模块和高性能单片机为核心 设计了基于RFID技术的智能门禁管理系统,用在 公司、 智能小区等需要控制人员进出的场所,实现管 理人员基本资料、 记录人员进出时间、 统计报表等功 能,节省劳动力,提高工作效率;对人体没有电磁伤 害,抗环境影响能力强,系统可靠性高,而且由于采 用一人一卡制,系统安全性和保密性能高。 RFID门禁系统是门禁系统的发展趋势,随着 RFID技术的发展,未来的智能门禁系统将发展成 为基于开放式通道、 基于物流跟踪管理、 基于消费系 统、 基于传统门禁系统、 基于LAN/ WAN网络的真 正的一卡通系统,会有更广阔的应用空间。 参考文献 [1] Klaus Finkerzeller.射频识别RFID技术 无线电感应德应 答器和非接触IC卡的原理与应用[ M] 第二版 . 电子工业出 版社,2002. [2] 游战清,李苏剑.无线射频识别技术RFID理论与应用[ M]. 北京电子工业出版社,2004. [3] 联电子股份有限公司. RF2201 Module手册[ EB/ OL ]. ht2 tp / / www. . [4 ] TI. HF Reader System Series 60002S6700 Multi Protocol Transceiver IC2RI2R6c2001A Reference Guide [ EB/ OL ]. ht2 tp / / www. . [5] 丁划成等. AVR单片机应用设计[M].北京航空航天大学出版 社. 2002. [6] TI. Tag2it HF2I Transponder Inlays Reference Guide[ EB/ OL]. ht2 tp / / . [7] 范逸之等. Visual Basic与RS2232串行通信控制[ M].清华大 学出版社,2004. [8] 王国荣. Visual Basic 6. 0数据库程序设计[M].人民邮电出版 社,1999. 上接第1283页 信号在两种传输线上的传输延迟[10]可由5式和 6式计算。 对于微带线 tpd3.350.475εr0.67 ps/ mm5 对于带状线 tpd3.35εr ps/ mm6 在常用的FR4基板上,计算高速信号时,上述 表达式中,相对介电常数一般取为4. 2。可以结合 实际设计要求,根据上述计算式计算出符合DVI接 口协议所规定的差分对内的时间偏斜和差分对之间 的时间偏斜的设计公差。 为提高电路设计的电磁兼容性和抗干扰性,差 分对必须平行走线,并且信号路径上尽量避免出现 过孔,且差分对的两条线间距S要尽量小。在同一 信号层内其他信号到差分线的间距要大于2S,即 要满足差分布线的2S原则[9 ,10]。差分线下方要有 完整的地线平面,以保证良好的信号回流和高速差 分信号的阻抗连续。 4 结论 DVI接口涉及到大量的计算机显示技术标准, 其核心为TMDS编解码与高速差分信号传输技术。 通过对数据通道的信号进行直流平衡编码,并对像 素数据和同步控制数据采用不同的码型,实现了时 钟同步、 视频数据与同步信号的分离;将编码时钟与 采样时钟同时锁相到频率相对较低、 抗干扰性更强 的参考时钟上,一方面保证了高速时钟信号的相位 抖动,同时保证了高速时钟信号与编码码元的相对 相位的稳定,从而可以保证高速编码信号在经过两 处由接插件引起的阻抗不连续后,依然可以以很低 的误码率被恢复。 做好DVI接口硬件设计的前提在于理解 TMDS的电气标准与时钟同步原理,不论选用哪一 款具体的接口芯片,都必须严格遵循高速混合电路 设计的原则,并细致的调整板极设计的参数,才能设 计出性能强劲且稳定可靠的DVI接口设备。 参考文献 [1] DDWG,DVI Specification[Z] ,Revision 1. 0 , April 02 , 1999. [2] 冯永茂、 丁铁夫等。数字视频接口DVI 1. 0[J ].电子技术应用 [J ]. 2003 ,9. [3] Philips Semiconductors ,THE I2C2BUS SPECIFICATION[Z]. Version 2. 1 , January 2000. [4] T exas Instruments , TI PanelBusTM,TFP401A Datasheet[Z].June 2000. [5] T exas Instruments , TI PanelBusTM,TFP101A Datasheet[Z].June 2000. [6] T exas Instruments, TI PanelBusTM Digital Transmitter , TFP410 Datasheet[Z].January 2002. [7] Silicon Image , Inc. , SiI161B PanelLinkr Receiver Datasheet [Z]. September 2001. [8] Eric Bogatin著,李玉山,李丽平 等译,信号完整性分析[ M]. 北京电子工业出版社,2005. 629. [9] National Semiconductor ,LVDS Owner’s Manual[ M]. 3rd Edi2 tion , Spring 2004. [10] Texas Instruments , TFP401 , TFP401A Design Notes[ Z]. SL2 LA136 , March 2003. 7821 第4期刘 琨,刘锦高基于S6700多协议收发器芯片的门禁管理系统的设计