基于HV9906控制器的非隔离恒流LED灯电源.pdf

新特器件 2 0 0 6 . 5 w w w . C h i n a E C D . n e t N e wD e v i c e 基于H V 9 9 0 6 控制器的非隔离恒流L E D 灯电源 摘 要H V 9 9 0 6是S u p e r t e x公司生产的一种离线式L E D灯驱动I C。基于 H V 9 9 0 6的恒流输出L E D灯电源,可带P F C,也可不带P F C,可以是非隔离 拓扑,也可以是隔离变换器,可用于驱动一个或数百个L E D。文章在介绍 了H V 9 9 0 6结构特点的基础上,给出了该器件的实际应用电路。 郭道杰孙小平山东施可丰费县化工有限公司 引言 半导体照明的迅速发展及广泛应 用,在越来越多的场合要求利用交流 电源为L E D灯供电。S u p e r t e c公司推出 的H V 9 9 0 6 L E D灯驱动I C,可用于组成 简单可靠的离线级联的变换器电路拓 扑。基于H V 9 9 0 6的恒流L E D灯电源, 可以是非隔离式,也可以是隔离式, 可带功率因数校正 P F C ,也可以不 带P F C。基于H V 9 9 0 6的L E D灯恒流驱 动电路,可以驱动包括白光L E D在内 的一个或数百个L E D,故可广泛应用 于交通灯、路灯、平板显示器光照明 和广告信号等场合。H V 9 9 0 6还可应用 于恒流或恒压源、电池充电器及P WM 辅助电源 h o u s e k e e p i n g s u p p l y 等。 H V 9 9 0 6的结构原理 H V 9 9 0 6采用8引脚D I P或S O I C封 装,引脚排列如图1所示。H V 9 9 0 6各 个引脚的功能如下 脚1 V i n 内部高压线性稳压 器输入最高达4 0 0 V ; 脚2 V o n 连接从1脚到地的电 阻分压器、以用作控制P WM输出导通 时间; 脚3 V d d 芯片内部高压稳压器 的1 0 V输出; 脚4 A G N D 模拟电路地; 脚5 P S 差分反馈电路的正输 入端; 脚6 N S 差分反馈电路的负输 入端; 脚7 P G N D 栅极驱动电路地; 脚8 G A T E 外部M O S F E T的栅 极驱动器输出。 H V 9 9 0 6的芯片电路组成如图2所 示。全波整流电压可直接加至I C的 V i n脚,经内部高压线性稳压器可产 生1V参考电压和1 0V电源电压V d d。 在V d d达到8 . 5 V以上,且上电复位后将 采样/保持电路和积分器中的电容 2 0 p F 箝位在低电平 时 ,压 控 振 荡器 V C O 使能,并将电路设置在最低频 率状态。V C O的周期由采样/保持电路 输出决定,V C O的最大输出频率为 2 5 0 4 5 0 k H z。其栅极驱动器的输出信 号由锁存器控制。V C O输出可使锁存 器置位,前馈导通时间可用于控制锁 存器的复位。V o n脚的电压可对导通 时间提供直接和连续控地制,导通时 间T o n与Vo n成反比 T o n 0 . 0 8 5 0 . 6 5 / Vo n 1 0 - 6 1 V o n的范围为0 . 2 6V,To n在内部 被限制在1 7 . 8 μ s的最大值上。当V o n 0 V时,电路不会产生无穷大的导通时 间。 为了能够使电路在每个周期上都 可工作在不连续的导电模式并有一个 恒定的能量传送,V o n脚应当连接一 个从 V i n脚到地的电阻分压器,以便 提供快速前馈输入调节控制。控制环 路能跟踪经全波整流的5 0H z或6 0 H z 输入电压正弦波形。V o n脚可提 供恒定导通时间电压,以在每个振荡 周期产生一个正比于A C输入电压的能 量,从而获得功率因数校正。 H V 9 9 0 6芯片的脚N S和P S的内部 差分感测电路可用来监测L E D电源变 换器的输出电流或电压。器件的N S脚 和P S脚可以输出5 μ A的电流,这两脚 上的电压均为1V。设计时,应从P S 脚和N S脚分别通过电阻RP S和RN S连接 到电流感测电阻RS的两端 RS与L E D 串联,一 端 接L E D正 极 ,另 一 端 接 地。RP S和RN S的值分别为 R P S 1 - VR S m i n I P S m a x 1 - V R S m i n f m i n1 . 1 4 1 0 - 1 0 2 R N S 1 - V R S I N S 3 式中VR S m i n 为相对于1V的最 小负感测节电电压,VR S为相对于1 V 的最大负感测节电电压,f m i n为电路的 最低工作频率,I N S则是芯片N S脚上的 平均电流。 将差分感测电路的差分输出馈送 到内部匹配的2 0 p F电容器,即可形成 差分积分器电路。差分积分器的周期 平均输出将与采样和保持电路的窗口 图1 H V 9 9 0 6的引脚排列 1 2 0 新特器件 2 0 0 6 . 5 w w w . C h i n a E C D . n e t N e wD e v i c e 比较器相比较。如果差分积分器输出 不相等,那么,采样与保持电路将增 加或减小V C O控制电压,从而使频率 升高或降低。当来自差分积分器的周 期平均信号接近相等时,采样和保持 电路功能停止,此时振荡器频率将呈 指数式地变化。 基于HV 9 9 0 6的非隔离恒流 L E D灯电源 ◇可驱动1 8个L E D的电源电路 图3所示是一种通用A C或1 2 4 0 0 VD C输入型非隔离平均恒流 1 0 m AL E D灯电源电路。其中,R5为反 馈感测电阻。电源变换器的工作频率 最低值f m i n为5 0 k H z ,V H 9 9 0 6脚P S上的 最大感测电流I P S m a x 为 I P S m a x 1 . 1 4 1 0 - 1 0 f m i n 图2 H V 9 9 0 6的芯片电路组成 图3通用输入非隔离恒流平均 1 0 mAL E D灯电源 1 2 2 w w w . C h i n a E C D . n e t 2 0 0 6 . 5 新特器件 N e wD e v i c e 1 . 1 1 4 1 0 - 1 0 5 1 0 4 5 . 7 μ A R5即RS上的最大负电压为- 1 0 m A 2 5 0Ω - 2 . 5V。为了提供安全容 限,当选择I P S m a x 为5 μ A时,R4的值 可由式 2 确定如下 R 4 RP S 1 - V R S m i n I P S m a x 1 - 0 V 5 μ A 2 0 0 k Ω R3即RN S的值则可由式 3 进 行确定 R 3 1 - V R S I N S 1 - - 2 . 5 V 5 μ A 7 0 0 k Ω ◇驱动2 4 9个L E D的电源电路 通用输入非隔离0 . 5A平均恒流 L E D灯电源电路如图4所示。该电源变 换器可驱动2 5个相串联的 L E D串以 图4通用输入非隔离恒流0 . 5 A平均电流L E D灯电源 图5非隔离P F C恒流7 5 0 mAL E D灯电源 1 2 3 新特器件 2 0 0 6 . 5 w w w . C h i n a E C D . n e t N e wD e v i c e 组成L E D阵列。除第一串L E D为9个 外,其它各串L E D均为1 0个,故L E D 总数为2 4 9个。L E D电源输出总电流 I O 2 0 m A 2 5 5 0 0 m A。 ◇非隔离单级P F C7 0 0 m AL E D灯 驱动电路 带单级P F C的恒流7 0 0 m A非隔离 L E D灯电源电路如图5所示。该电源变 换器的A C输入电压为8 0 1 3 5 V,L E D 串的正向压降为3 0 V,功率因数大于 0 . 9 5,T H D小于1 5 ,输出电流为7 0 0 m A,输出功率为2 0W。电路采用单 级单开关即Q 1 拓扑结构,无需电 源变压器。图5中,L 1、D 1、D 4和C 2 组成b u c k - b o o s t级 ,并与 由L 2、D 2、 D 3和C 3组 成 的 输 出b u c k级 相 级 联 。 B u c k - b o o s t级工作在不连续导电模式 D C M ,输出b u c k级则工作在连续导 电模式 C C M 。在A C线路半周期时, 通过L 1的峰值开关电流为 I L 1 P K D L 1fs V I N 4 输入平均电流I I N为 I I N1 2D I L P K D 2 2 L 1f s V I N 5 式中,D为P WM占空比。由于I L 1 P K 和I I N均与输入电压VI N成正比,故可在 A C输入端产生正弦电流,从而实现功 率因数校正。单级P F C电路的相关波 形如图6所示。 结束语 H V 9 9 0 6可在不使用变压器的情况 下,驱动通用A C线路输入级联的变换 器,以便为一个乃至数百个L E D提供 恒流电源。H V 9 9 0 6支持单级P F C。它 仅使用一个功率开关和由无源元件组 成 的b u c k - b o o s t输 入 级 和 输 出 降 压 b u c k 级的简单低成本级联电路,即 可实现功率因数校正功能。 参考文献 [ 1 ]李意, 尹华杰.单级功率因数校正 P F C 研究的新进展[ J ] .电源技术 应用,2 0 0 3 , 5 . [ 2 ] S u p e r t e x公 司 ,H V 9 9 0 6S i m p l e Of f - L i n e / P F C 9 VD C / D C. 事实上,在后期开始调试时,由于 A M B E - 2 0 0 0和A D 7 3 3 1 1 A R的复位都是 低有效,而两个芯片又使用同一复位 电路,但前者的复位信号要求维持9 5 m s,后者要求1 5 m s。结果在复位后, A D 7 3 3 1 1 A R输出的数据对A M B E - 2 0 0 0 的复位会造成影响,因而使其在没有 任何数据输入的情况下,在解码端输 出无效数据,从而对通话质量产生了 明显影响。而将两个芯片的复位电路 分开后,先对A M B E - 2 0 0 0复位,然后 对A D 7 3 3 1 1 A R复位,该问题得到顺利 解决。 另外,在调试过程中,笔者测试 了A M B E - 2 0 0 0的语音编码速率、F E C 速率、静音检测、回音消除这些功能 对通话质量的影响。实际上,语音编 码速率对通话质量的影响不是很明 显,2 . 0 k b p s和9 . 6 k b p s无F E C 没有 太大的差别。在2 . 0k b p s下,语音已 经具有了良好的自然度和可懂度,可 以满足话音传输的要求。由于在室内 试验中,整个线路的外部干扰及其他 可能引起误码的因素基本上都不存 在,所以F E C速率、回音消除的设置 对通话质量没有什么影响。但是,在 实际应用中,建议使用这些功能,以 确保话音质量。 结论 目前该语音通信模块已在某系统 中得到应用,并按本设计方案实现了 2 . 4 9 . 6 k b p s、F E C设置为1 . 2 4 . 8 k b p s 的语音通信,实际使用证明该系统 具有良好的清晰度和可懂度,完全可 以满足实际应用需求。 参考文献 [ 1 ] D i g i t a l V o i c e S y s t e m s I n c . A MB E - 2 0 0 0 T MV o c o d e r C h i p U s e r s Ma n u a l [ Z ] V e r s i o n 3 . 0 A p r i l , 2 0 0 0 . [ 2 ]A n a l o g D e v i d e I n c .A D 7 3 3 1 1 U s e r s Ma n u a l [ Z ] . 图1语音系统框图 上接第1 1 9页 “““““““““““““““““““““““““““““““““““““““““““““““ E C D A E C D A 图6 A C输入电压、电感电流和输入 电流波形 1 2 4